Tabula Inc., soluciones avanzadas lógicas programables para los sistemas de infraestructura en red, anuncia su gama completa de soluciones de procesamiento de paquete de alto rendimiento. La gama resuelve los problemas más complejos a los que se enfrenta la transición de 10 a 40G y 100G: específicamente, el enrutamiento de buses de alto rendimiento, rendimiento RAM en chip y tiempo de cierre de las funciones de ultra-elevado rendimiento necesarias por estos sistemas.

Las soluciones de procesamiento de paquetes, combinadas con el nuevo Tabula ABAX2P1 3PLD (el primero dentro de la ABAX2 P-Series), despliega capacidades únicas, como procesamiento de cuatro influjos 100G dentro de un solo chip, un buscador capaz de soportar tráfico de paquetes 100G y un puente 12x10G-to-100G. Estas revoluciones permiten el uso de las tecnologías líderes industriales de Tabula en cuatro áreas clave: 1) Arquitectura programable 3D, 2) recopilador RTL, 3) tecnología de procesamiento de marco destacado y 4) dispositivos 3PLD. Tabula demostrará las soluciones de procesamiento de paquetes de alto rendimiento durante la primera serie de la compañía de los Spacetime Forums, que comienzan el 8 de abril. Esta serie de seminarios técnicos de un día se mantendrá hasta mayo por medio de una docena de ciudades en Norteamérica, Asia y Europa. Se espera la asistencia de más de 250 ingenieros de los principales fabricantes de equipamiento original de telecomunicaciones y redes. 

La gama de diseño de referencia de procesamiento de paquetes de alto rendimiento está compuesta por:

- Un kit de diseño de referencia de puente 12x10G-to-100G, implementando la función de agregación que se suele usar en los sistemas de

comunicaciones y utilizando las capacidades de gestión de bus de alto rendimiento del dispositivo ABAX2P1.

- Un kit de diseño de referencia de conexión 4x100G, dirigido a la migración del centro de datos de 10G a 40G y 100G, posible gracias a la

capacidad del dispositivo ABAX2P1 de procesar múltiples entradas 100G.

- Un kit de diseño de referencia de segunda generación Ternary Search Engine (TSE), que despliega un elevado rendimiento de capacidad de

búsqueda necesario para los enrutadores destacados y NGFW al tiempo que muestra las capacidades sin precedentes RAM del dispositivo ABAX2P1.

Para facilitar el diseño del usuario, la compañía despliega también un set completo de ejemplos de diseño y núcleos IP dirigidos a muchas de las funciones vitales de elevado rendimiento disponibles en el equipamiento de procesamiento de paquetes de alto rendimiento. Entre los ejemplos están un clasificador de paquetes de 600Gbps, un generador de 100Gbps 64-bit CRC y un paser de paquete 1.3Tbps L2.

 

Cuatro componentes de tecnología centrales de Tabula

-  La arquitectura Spacetime 3D emplea tiempo en lugar de espacio, como tercera dimensión, reprogramando con rapidez cada fuente de chip para llevar a cabo múltiples funciones diferentes por uso de ciclo - hasta 12 dentro de la generación actual. Los chips que usan Spacetime, denominados 3PLDs, se han presentado como con tres dimensiones espaciales con todos los recursos distribuidos por medio de 12 suelos o pliegues, que reducen de forma considerable el tamaño die frente a FPGAs. Además, todos los componentes en 3PLD - lógica, RAM, bloques de multiplicación y acumulados e interconexiones - funcionan al unísono con hasta 2 GHz, eliminando los cuellos de botella de rendimiento que existen en FPGAs.

- El recopilador Stylus integra las tecnologías revolucionarias, como tiempo de secuenciación, colocación consciente del enrutador y co-optimización automática del rendimiento y densidad para ofrecer un diseño más sencillo e intuitivo RTL y un bucle de cierre con tiempo más rápido.

- La asociación de Tabula con Intel ha proporcionado la fabricación de la ABAX2 P-Series de dispositivos dentro de los procesos avanzados de Intel 22nm Tri-Gate. Kis transistores 3D Tri-Gate, los más avanzados en el mundo, proporcionan una velocidad sin precedentes con un bajo  voltaje operativo para la reducción energética. La escalabilidad de producción para cumplir con las demandas de volumen está apoyada por esta alianza clave.

- ABAX2P1 3PLD es un dispositivo de 12-pliegues Spacetime que proporciona capacidades únicas RAM y de fábrica lógica junto a los bloques dirigidos IP: una combinación que hace que el chip y los miembros futuros de la ABAX2 P-Series estén perfectamente dirigidos para las aplicaciones de procesamiento de paquetes más exigentes.

Al mejorar los cuatro componentes, la gama de procesamiento de paquetes de alto rendimiento de Tabula proporciona una solución programable que despliega un rendimiento líder industrial y se puede implementar de forma perfecta incluso en las funciones de comunicaciones y redes más exigentes.

 

Más sobre ABAX2P1

ABAX2P1 3PLD integra capacidades clave que permiten que los diseñadores de sistema implementen los enrutadores de alto rendimiento, conexiones, NGFW y otros sistemas de comunicaciones. Estos incluyen:

-  Una fábrica programable compatible con un rendimiento 2 GHz a través de cada componente del chip -  lógica, RAM, bloques MAC e interconexione.

- 23.3 Mbytes de 12- y 24-puertos en una memoria en-chip que despliega 13.8TB/s de rendimiento -  suficiente para ser compatible con múltiples entradas 100G.

-  Múltiples controladores integrados DDR3 que funcionan con 2.133 GT/s, la tasa máxima DDR3, desplegando un ancho de banda necesario para ser compatible con el paquete externo de buffering o almacenamiento de las tablas de búsqueda para múltiples entradas 100G

--  Múltiples 100G Ethernet MACs integradas que aseguran un cierre de tiempo secillo y una baja utilización de recursos en estos bloques estándares de ultra-elevado rendimiento.

Disponibilidad

 El set inicial de soluciones de procesamiento de paquetes de alto rendimiento está incorporado en Stylus y ya está disponible. La gama de ofertas adicionales está prevista para su lanzamiento a nivel mensual. Las muestras diseñadas de ABAX2P1 estarán disponibles en el tercer trimestre.

Más información o presupuesto