Anritsu Corporation ha integrado la simulación de desvanecimiento de canal (Fader) a su equipo de prueba para señalización 4G LTE-Advanced  MD8430A. Las nuevas opciones de desvanecimiento de banda base digital convierten al MD8430A en un simulador de "fading" con todas las funciones para soportar el estándar de la industria 3GPP de perfiles de desvanecimiento definidos.

Las opciones de "fading" del MD8430A se puede combinar con el MD8430A, eliminando la necesidad de invertir en hardware adicional para realizar las pruebas de señalización bajo condiciones realistas de radiofrecuencia (RF). Esta es la primera solución de señalización-LTE Advanced con una función "fader" integrada, que soporta la configuración 4x4 MIMO del enlace descendente.

Estructuras altas, como edificios y árboles, reflejan y dispersan las ondas de radio transmitidas, es decir, el receptor recibe en realidad múltiples señales originales que llegan por diferentes trayectos, con diferentes fortalezas, horas y direcciones. Una característica clave de LTE-Advanced es el sistema de antena múltiple entrada múltiple salida (MIMO) que mejora el rendimiento del dispositivo mediante la explotación de trayectos múltiples. Para probar tales dispositivos MIMO a fondo, los efectos de desvanecimiento por trayectos múltiples se deben aplicar con precisión a cada antena de una manera reproducible.

Usando el proceso interno de banda base digital, el MD8430A aplica efectos de trayectoria múltiple durante la ejecución de la prueba, y el softare RTD (Rapid Test Designer) ofrece probadores con un entorno integrado para la creación y ejecución de pruebas de simulación de desvanecimiento. El soporte para funciones de LTE Advanced, como "Carrier Aggregation" y MIMO, hacen del MD8430A una solución ideal para ayudar a los diseñadores más importantes de conjuntos de chips, a construir la próxima generación de dispositivos móviles de alto rendimiento. Además de los dispositivos de pruebas de más de una conexión de RF, el MD8430A con la opción "fading" también es compatible con una interfaz digital de temporizador lento para verificar diseños en un entorno de simulación antes de iniciar la cara producción ASIC.

Más información o presupuesto