MathWorks ha anunciado que Semtech Corporation utilizó MATLAB y Simulink a fin de reducir el tiempo de desarrollo de receptores digitales optimizados para dispositivos RF inalámbricos. Semtech, un importante proveedor de semiconductores de señal analógica y mixta de alta calidad, ha adoptado herramientas de diseño basado en modelos con objeto de crear prototipos de FPGAs en la mitad de tiempo, acortar el periodo de verificación de semanas a días y reducir el plazo de desarrollo en un 33%. Un modelo de Simulink basado en las especificaciones del sistema ayudó a los ingenieros a evaluar con rapidez las ideas de diseño, además de mejorar la colaboración entre los equipos de ingenieros. Simulink y Simulink HDL Coder permitieron a los ingenieros crear prototipos en unas pocas semanas y eliminar la necesidad de generar código manualmente. Gracias al uso de EDA Simulator Link, los ingenieros de Semtech reutilizaron el modelo de sistema de Simulink para probar diversos puntos cruciales del diseño, verificar el VHDL en menos de un día y reducir el plazo global de verificación de semanas a días.

“Teníamos que enfrentarnos a los retos de acelerar el tiempo de desarrollo de un receptor digital y de encontrar la manera de mejorar el flujo de trabajo de desarrollo. Las herramientas de MathWorks nos permitieron explorar otras alternativas y funciones nuevas, así como desarrollar, en última instancia, un diseño optimizado con mejor rendimiento”, afirma Frantz Prianon, ingeniero de diseño de CI en Semtech. “Con Simulink y Simulink HDL Coder, una vez simulado el modelo, podemos generar el VHDL directamente, realizar un prototipo en una FPGA y verificar por completo la implementación del VHDL. Esto ahorra mucho tiempo y el código generado incluye algunas optimizaciones que no se nos habían ocurrido”.

“Semtech representa la vanguardia de las compañías de semiconductores que están adoptando metodologías nuevas para generar dispositivos de señal mixta altamente integrados. Con Simulink y el diseño basado en modelos, Semtech pudo evaluar varias ideas de diseño en la etapa de creación de prototipos, además de eliminar cuellos de botella en sus flujos de trabajo”, afirma Ken Karnofsky, estratega sénior para aplicaciones de procesamiento de señales de MathWorks. “Además, la generación automática de código HDL con Simulink HDL Coder permitió a Semtech eliminar los errores de código y crear con rapidez un prototipo de FPGA funcional”.

Signal Processing Toolbox, DSP System Toolbox, Fixed-Point Toolbox y Simulink Fixed-Point contribuyeron a acelerar el desarrollo del receptor digital. El diseño basado en modelos ha permitido a Semtech realizar la transición a una plataforma totalmente digital, avanzar en los diseños digitales y de señal mixta, y reducir el consumo de energía sustentando a la vez la integración del flujo de diseño con otros productos como Mentor Graphics Questa Advanced Simulator. Semtech trabaja actualmente en una implementación en ASIC del receptor.

Más información o presupuesto